home *** CD-ROM | disk | FTP | other *** search
/ QRZ! Ham Radio 6 / QRZ Ham Radio Callsign Database - Volume 6.iso / pc / files / finland / ddlcpack.lzh / DDLC.TXT < prev    next >
Encoding:
Text File  |  1993-01-06  |  17.7 KB  |  384 lines
  1. *** NOTE: Describes prototype run board, production series has different
  2. ***       jumper designators -- unless CAE annotation succeeds...  6-Jan-93
  3.  
  4.     1               DDLC CARD  by  Matti Aarnio                     Aug-92
  5.     
  6.  
  7.             The DDLC card by Matti Aarnio, OH1MQK <mea@utu.fi>
  8.  
  9.                           Kurkelankatu 8 as 1
  10.                           SF-21100 Naantali
  11.                           FINLAND
  12.  
  13.                         with contributions by
  14.  
  15.                     Kate Alhola  <kate@digiw.fi>
  16.                          Tom Javen, OH1JI
  17.  
  18.  
  19.     
  20.         This card is aimed for multiple uses, among which are:
  21.     
  22.             o Quad high speed synchronous HDLC channels
  23.     
  24.             o ISDN S-bus Terminal Equipement (with an option
  25.               of being an NT without power feeder.)
  26.     
  27.             o Mixture of above (1 or 2 high-speed serials,
  28.               with 3 or 2 BR-ISDN channels.)
  29.     
  30.             o Must work on 8-bit 8088 system without loading
  31.               it more than any decent ethernet cards do. (One
  32.               interrupt per data packet.)
  33.     
  34.         Distinctive hardware features:
  35.     
  36.             o 8-bit PC-bus card which uses only memory space,
  37.               and only single IRQ line.  (No DMA)
  38.     
  39.             o Utilizes Motorola MC145488FN Dual Datalink Controller
  40.               (DDLC) ICs, which are especially designed for the
  41.               BR-ISDN use, but also have `classical' modem interfaces.
  42.     
  43.             o Serial units store/read local dual-ported RAM, which
  44.               can be configured into 16kB or 32kB size, and addressed
  45.               anywhere within 8-bit expansion bus area of 1 MB.
  46.               (Card is equiped with 32kB, of which half can be
  47.                disabled if it doesn't fit the machine.)
  48.     
  49.             o Datarates depend only upon external modems,
  50.               which must provide clocks to this board.
  51.     
  52.             o Board has 4 flat-cable connectors of 20 pins each
  53.               for the use with various feature adapters.
  54.     
  55.             o Feature adapters can be controlled by individually
  56.               enabled SCP/SPI serial links.  (Simultaneous enable of
  57.               more than one adapter is possible, but not recommended.)
  58.     
  59.             o Board has optional ISDN S/T-bus tranceiver unit.
  60.               (MC145474) (Connects to home S-bus -- CCITT I.430)
  61.  
  62.     2               DDLC CARD  by  Matti Aarnio                     Aug-92
  63.     
  64.         Technical details:
  65.     
  66.     
  67.             Feature adapter connectors:
  68.     
  69.                 20 pin flat-cable connector with pinout:
  70.     
  71.                      1      Modem TxD       IDL TxD         output
  72.                      2      GND
  73.                      3      Modem RxD       IDL RxD         input
  74.                      4      GND
  75.                      5      Modem TxCLK     IDL CLOCK       input
  76.                      6      GND
  77.                      7      Modem RxCLK     IDL SYNC        input
  78.                      8      GND
  79.                      9      Modem /RTS      unused/DREQ     output
  80.                     10      Modem /CTS      unused/DGNT     input
  81.                     11      Modem /DTR      unused          output  (1)
  82.                     12      Modem /DSR      unused          input   (1)
  83.                     13      Modem /DCD      SCP may use     input/output(2)
  84.                     14      /SCP_ENA                        output  (3)
  85.                     15      SCP CLK                         output
  86.                     16      SCP Rx                          input
  87.                     17      SCP Tx                          output
  88.                     18      GND
  89.                     19      +5V
  90.                     20      +5V
  91.     
  92.             Notes:
  93.                     1: This signal pair is controlled by the writable
  94.                        enable register at the  BASE+$100 (256 locations..)
  95.                        Bits D4-D7 are /DTR0 .. /DTR3  respectively.
  96.                        While reading the same address, D4 .. D7 represent
  97.                        /DSR0 .. /DSR3.  (See "Programming model")
  98.                     2: SCP reserves most of non-IDL signals from DDLC IC
  99.                        number one.  (U9)
  100.                     3: Each applique card is enabled individually by bits
  101.                        D0-3 of BASE+$100 register.  Only one is recommended
  102.                        to be active at any time. Bit polarity is not reversed
  103.                        at the register.
  104.                     4: All signals are TTL level.
  105.                     5: If the applique needs +-12V, that must be generated
  106.                        at the applique card from the +5V feed. (Max ca. 0.5 A)
  107.                        Good decoupling is recommened.
  108.                     6: "input" is input to the DDLC card from the applique.
  109.                     7: What Motorola calls IDL, others know also as IOM-2.
  110.         
  111.             Feature adapters have been specified for:
  112.                     V.28            "The classical D-25 modem adaptation"
  113.                                     (sync)
  114.                     V.11/V.36       Sync differential 64kbps - 10Mbps
  115.                     V.35            Sync differential 0-64kbps (-2Mbps)
  116.                     X.21            Sync differential ca. 64kbps. (D-15)
  117.                                     (May include support processor for
  118.                                      BISYNC extraction/generation.)
  119.                     G3RUH           Radio-amateur use.  TTL levels, opto-
  120.                                     isolated. (Includes other modems also.)
  121.  
  122.     3               DDLC CARD  by  Matti Aarnio                     Aug-92
  123.     
  124.         Configuring the hardware:
  125.     
  126.             Making the decission of installing optional components:
  127.                     - Second DDLC IC
  128.                     - ISDN S/T tranceiver and associated components
  129.     
  130.     
  131.         Base address selection:
  132.     
  133.             Base address selection at 16kB granularity can be done
  134.             with J2.  Each inserted short-circuit piece means 0 at
  135.             the address.   A19 = pin 1-12, A14 = pin 6-7.
  136.             (Silk-screen has/had it wrong, plugs MUST be HORISONTALLY.)
  137.     
  138.             Selecting Dual-port RAM size is done with J8, which has
  139.             valid connections of  1-2 + 5-6 (32kB size), and
  140.             2-3 + 4-5 (16kB size).
  141.     
  142.     
  143.         IRQ:
  144.     
  145.             Selecting the output IRQ line is done with J1, which has
  146.             pins in the order of 1=IRQ2,..6=IRQ7.  IRQ line is driven
  147.             with open-collector device, and line has 10k ohms pull-up,
  148.             thus sharing same IRQ is possible between two similar cards.
  149.     
  150.     
  151.         ISDN:
  152.     
  153.             ISDN use affects jumpers  J3, J4, J5, and J6.  When they are
  154.             inserted, that particular part of DDLC is used at the ISDN
  155.             IDL link.  It requires a clock signal from IDL master, which
  156.             in this case is S/T tranceiver (MC145474).
  157.     
  158.             If S/T tranceiver has not been installed, none of J3 - J6
  159.             should be jumpered.  (Unless another IDL master is at one of
  160.             the feature adapters..)
  161.     
  162.             When S/T tranceiver is used, selection of having 100 ohms
  163.             line terminator resistors at the board in use is done with J7,
  164.             and selecting mode of Terminal Equipement (TE) vs. Network
  165.             Termination (NT) is done with J9: 1-2 = NT, 2-3 = TE.
  166.     
  167.     
  168.         Appliques:
  169.     
  170.             None of JP3-JP6 (applique connectors) should be used with
  171.             IDL mode device (except maybe audio codec)
  172.     
  173.             Applique SCP enables are individually controlled by software.
  174.  
  175.     4               DDLC CARD  by  Matti Aarnio                     Aug-92
  176.     
  177.         Programming model:
  178.     
  179.             Once configuring jumper blocks J2 and J8 have determined the
  180.             size and base address of the DDLC board, software has following
  181.             map:
  182.     
  183.     
  184.                     top     --      End of RAM (16kB/32kB)
  185.     
  186.                     ...
  187.     
  188.                     $200    --      Begin of RAM
  189.                     $180    --      Configuration r/o register
  190.                     $100    --      DTR/DSR/SCPena -register (a bit large..)
  191.                     $080    --      Second DDLC registers
  192.                     $000    --      First DDLC registers
  193.     
  194.  
  195.             Suggested code for accessing DDLC registers (word-wide entities):
  196.                 ---------------------------------------------
  197.                 unsigned int  cgetw(addr) void far *addr; {
  198.                         asm les bx,dword ptr addr;
  199.                         asm mov al,byte ptr es:[bx+0];
  200.                         asm mov ah,byte ptr es:[bx+0x400]; /* Delay at SRAM */
  201.                         asm mov ah,byte ptr es:[bx+1];
  202.                 }
  203.  
  204.                 void cputw(addr,val) void far *addr; unsigned short val; {
  205.                         asm les bx,dword ptr addr;
  206.                         asm mov ax,word ptr val;
  207.                         asm mov byte ptr es:[bx+0],al;
  208.                         asm mov al,byte ptr es:[bx+0x400]; /* Delay at SRAM */
  209.                         asm mov byte ptr es:[bx+1],ah;
  210.                 }
  211.                 ---------------------------------------------
  212.  
  213.  
  214.     
  215.             DTR/DSR/SCPena register bit assignments:
  216.     
  217.             Write:
  218.                     7..4    /DSR3    .. /DSR0
  219.                     3..0    /SCPENA3 .. /SCPENA0   ONLY ONE ACTIVE AT A TIME!
  220.             Read:
  221.                     7..4    /DSR3    .. /DSR0
  222.                     3..0    /SCPENA3 .. /SCPENA0
  223.  
  224.  
  225.             Configuration register bit assignments:
  226.  
  227.                     1       Pulled low for register validity.
  228.                     0       == 1 if decoded size is 32kB
  229.  
  230.  
  231.     More info about programming from Motorola "datasheets":
  232.         MC145488/D      (DDLC chip)
  233.         MC145474/D      (ISDN S/T tranceiver)
  234.  
  235.     Both are small books of circa 130 pages.
  236.  
  237.     5               DDLC CARD  by  Matti Aarnio                     Aug-92
  238.  
  239.         Construction of DDLC card:
  240.  
  241.     After making decissions about used features, the actual construction
  242.     is pretty straight-forward:
  243.         - Only components that mandatorily need sockets are DDLC ICs
  244.           (U9, U10), and of them, only U9 need to be installed for minimum
  245.           configuration.  Install these PLCC sockets FIRST (before bypass
  246.           caps very least.)
  247.         - Sockets are recommended for PALs (U3, U4), SRAM (U8), and
  248.           optional ISDN S/T tranceiver (U11).
  249.           (See component listing for  SUnn for sockets.)
  250.         - If you wish, you may use sockets also for the rest of the ICs
  251.           (TTL-logic), but that is not really necessary.
  252.         - Bypass capacitors are used beside  EVERY  IC on the board, and
  253.           the DDLC's have 3 of them each.  Of those caps beside the DDLC's,
  254.           one is actually meant to be installed on the SOLDER side of the
  255.           board.  Else some machining is needed at the DDLC socket along
  256.           with usage of a chip-capacitor (SMD).  Install bypasses beside
  257.           every used IC.  (For DDLC's PLCC sockets we recommend installing
  258.           the socket at first, and only then installing bypass cap BEHIND
  259.           the board under it.)
  260.         - Building all pin-headers needs 4 pieces of 1x20 pin-header strips.
  261.           Use model which can be put beside each other to form two-wide
  262.           pin-header strips.   Use pliers to cut suitable pieces for use.
  263.           Alternatively two pieces of 2x20 pin-headers will do just fine.
  264.           (ISDN tranceiver does not need pin-plug for TE-mode selection,
  265.            plain piece of wire will do.  Same with IDL-links 0 and 1.)
  266.         - Instead of using real 20-pin flat-cable connectors as serial
  267.           connectors, you may go cheap and use pin-headers here too.
  268.           (4 pcs of 2x10 = 4pcs of 1x20)
  269.         - ISDN S/T tranceiver and its associated line isolation transformers
  270.           and protection circuits/filters plus connecotrs all reside at the
  271.           upper right corner of the board.
  272.         - Of ISDN connectors, only the TE connector is usually needed, and
  273.           optional use of this board as NT is just a reserved feature.
  274.         - ISDN filter and protection circuitry components are to be installed
  275.           in VERTICAL position, that is: take a component, bend one of its
  276.           connector-leads back (180 degrees) beside another lead, and insert
  277.           the component to the board (observing polarity of diodes.)
  278.           Needed coils (L1,L2) are a bit large and should be installed last
  279.           with attention on how high the construction will be.  Layout
  280.           change is necessary..
  281.         - Every component hole is platted thru, and all the vias are painted
  282.           over with solder-resist.
  283.         - Observe the orientation of the ICs!  Some effort was put on getting
  284.           most of them to be of same orientation, but one can't win allways...
  285.  
  286.     6               DDLC CARD  by  Matti Aarnio                     Aug-92
  287.  
  288.         Construction of V.28-level synchronous modem applique:
  289.  
  290.     This applique consists of a TTL-vs-V.28 level converter IC with
  291.     built-in voltage doubler and inverter to generate +-10 Volts
  292.     (MC145407P.)  Additional conversions are done with its sister IC
  293.     (MC145406P) which does not contain voltage source.
  294.  
  295.         - Decide on circuit-board making method:
  296.            - Single-sided
  297.            - Double-sided platted thru with expanded comp.side
  298.              ground plane.
  299.            - Double-sided version of single-sided layout (not platted thru)
  300.              (Component side solid copper with openings at the pads.)
  301.         - Install D-25 male connector.
  302.         - Install 20-pin flat-cable connector
  303.         - Install ICs
  304.         - Install capacitors
  305.         - Install optional 1x2 pin-header, or wire jumper for D-25
  306.           pin 1 connection (shield ground)
  307.         - Install jumper-wires on single-sided layout.  Use isolated
  308.           wire if comp.side is copper.  Ground-wire(s) should be bare,
  309.           and be soldered to the possible comp.side copper.
  310.         - Build proper 20-pin flat-cable and connect it to the DDLC card.
  311.  
  312.     7               DDLC CARD  by  Matti Aarnio                     Aug-92
  313.  
  314.         Parts:
  315.  
  316.     Basic board:
  317.         - PCB                                            1
  318.         - 74LS245       Octal buffer                     4
  319.         - 74LS688       8-bit magn.comp.                 1
  320.         - 74LS05        Hex O.C. inverter                1
  321.         - 74LS374       Octal D-reg.                     1
  322.            (This LS374, and its accompanying LS245 can be left
  323.             out if nothing is to be connected to the appliques.)
  324.         - HM62256N-10   32kB SRAM (120 ns or faster)     1
  325.         - 100nF cap     Bypass-cap, leg-dist 0.3"       21
  326.         - 100uF cap     100uF/22V elko/tant/..           2
  327.         - R-net..       10kx9 SIP                        2
  328.         - PAL22V10      Decoder PAL                      1
  329.         - PAL16R4       Arbiter PAL                      1
  330.         - Pin-headers   Du Pont: 77313-118-72            1
  331.                                  77313-815-72
  332.                                  75844-922-72
  333.                         (Gold platting differences)
  334.                         2-row  2x36 pin structure
  335.                         Cannon: G02D34A4BBAA-058-058 (2x34)
  336.                 Usage: 2x6 + 2x3 + 2x6  (Addr, Size-sel, IRQ-sel)
  337.         - Shorting plugs  Du Pont: 76438, 76264          6-9
  338.                         Perlos: PL1U-0,8-1
  339.         - LCS-68        PLCC socket for 68-pin JEDEC     2 (or only 1)
  340.                         Cannon:  LCS-68-12
  341.                         Du Pont: 69394-068
  342.            (This is only MANDATORY socket.)
  343.         - DIP-14        DIP-socket, 14 pin               0/1
  344.         - DIP-20        DIP-socket, 20 pin               1/7
  345.         - DIP-24        DIP-socket, 24 pin               1
  346.         - DIP-28        DIP-socket, 28 pin, wide         1
  347.  
  348.     Serial connectors:
  349.         - CON-20        Cannon: G80D20P5BEBL-DIN2        0 to 4
  350.                                 G80D20P9BEBL-DIN2
  351.                                 G80D20P8BEBL-DIN2
  352.                                 G08D20A9BEAA
  353.                         (90 degree angled orientation.
  354.                          Different locking options.)
  355.  
  356.     8               DDLC CARD  by  Matti Aarnio                     Aug-92
  357.  
  358.         Parts:
  359.  
  360.  
  361.     ISDN tranceiver:
  362.         - MC145474P     ISDN S/T tranceiver chip         1
  363.         - Xtal1         15.36 MHz 18pF parallel res.     1
  364.         - RG45J8        Du Pont: 68899-001 (via ITT)     1
  365.         - DIP-22        DIP-socket, 22 pin (MC145474)    0/1
  366.         - K0065-A       Coilcraft K0065-A Xformers       2
  367.         - Pin-headers   (See above)
  368.                 Uses 2x2 piece for S-bus termination,
  369.                 other jumpers can be made from solid
  370.                 wire links.
  371.         - Shorting plugs (see above)                    2
  372.         - 1N4148        Small signal diode              12
  373.         - Cap           33pF    (C1,C2)                 2
  374.         - Cap           56pF    (C3)                    1
  375.         - Res           6R91 1% (R1-R4)                 4
  376.         - Res           29k4 1% (R5)                    1
  377.         - Res           511R 1% (R6-R9)                 4
  378.         - Res           3k3  1% (R10)                   1
  379.         - Res           10M     (R11)                   1
  380.         - Coil          820uH (= 0.82mH) (L1,L2)        2
  381.                 L1,L2,C3 form a lowpass filter at minimum 250kHz.
  382.                 Lower coil inductance increases the cutoff freq.
  383.                 (Cutoff should be in range 250kHz - 400 kHz)
  384.